首页> 外文OA文献 >Field Programmable Gate Arrays based Design, Implementation and Delay Study of Braun’s Multipliers

【2h】

Field Programmable Gate Arrays based Design, Implementation and Delay Study of Braun’s Multipliers

机译：基于现场可编程门阵列的Braun乘法器的设计，实现和延迟研究

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Muhammad H. Rais; Mohammed H. Al Mijalli;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Field Programmable Gate Arrays based Design, Implementation and Delay Study of Braun's Multipliers [J] . Muhammad H. Rais, Mohammed H. Al Mijalli Journal of computer sciences . 2012,第2期

机译：基于现场可编程门阵列的布劳恩乘法器的设计，实现和延迟研究
2. Field Programmable Gate Arrays based Design, Implementation and Delay Study of Braun's Multipliers [J] . Muhammad H. Rais, Mohammed H. Al Mijalli Journal of computer sciences . 2011,第12期

机译：基于现场可编程门阵列的布劳恩乘法器的设计，实现和延迟研究
3. Field Programmable Gate Arrays based Design, Implementation and Delay Study of Braun's Multipliers | Science Publications [J] . Mohammed H. Al Mijalli, Muhammad H. Rais Journal of computer sciences . 2011,第12期

机译：基于现场可编程门阵列的布劳恩乘法器的设计，实现和延迟研究科学出版物
4. Study and Implementation of Ladder Logic Conversion to VHDL for Field Programmable Gate Array (FPGA)-Based Programmable Logic Controllers (PLC) [C] . Aditya Kumar, Prashant Kumar, Sompurna Modi, International Conference on Microelectronics Computing Communication System . 2019

机译：基于现场可编程门阵列（FPGA）的VHDL的梯形逻辑转换的研究与实现 - 基于可编程逻辑控制器（PLC）
5. Functionally decomposing finite field multipliers for efficient implementation on field programmable gate arrays. [D] . Ahlquist, Gregory C. 2004

机译：功能分解有限域乘法器，以在现场可编程门阵列上高效实现。
6. Design Methodology of an Equalizer for Unipolar Non Return to Zero Binary Signals in the Presence of Additive White Gaussian Noise Using a Time Delay Neural Network on a Field Programmable Gate Array [O] . Santiago T. Pérez Suárez, Carlos M. Travieso González, Jesús B. Alonso Hernández 2013

机译：在现场可编程门阵列上使用时延神经网络的加性高斯白噪声下单极性不归零二进制信号均衡器的设计方法
7. Field Programmable Gate Arrays based Design, Implementation and Delay Study of Braun's Multipliers [O] . Muhammad H. Rais, Mohammed H. Al Mijalli 2011

机译：基于现场可编程门阵列的布劳恩乘法器的设计，实现和延迟研究

Field Programmable Gate Arrays based Design, Implementation and Delay Study of Braun’s Multipliers

著录项

引文网络

相似文献

相关主题

期刊订阅